3年以上候選人，設計崗要求有radio經驗；驗證崗要求有systemverilog經驗，UVM用過了解即可。
2年以內候選人(應屆生也可以)，懂FPGA即可，學歷要求碩士或者211/985以上。
1. FPGA design Consultant Radio design Job Title:

FPGA Design engineer

Job Objective:

To be responsible for Radio FPGA design, integration and maintenance.

Responsibilities:

Be responsible for Radio FPGA design, including DDC, DUC, RRC filter, CIC filter, sample rating mapping, and all external related interfaces.

Be responsible for related documentation of requirement, architecture, design specification and verification

Be responsible for FPGA design, verification and debugging.

Qualifications & Requirements:

At least one year working experience in digital IF design, graduated from Telecommunication, computing or related majors. Good telecommunication theory background.

Be familiar with digital IF design, be familiar high speed ADC, DAC and other external analog circuits, be familiar with radio structure and design methodology.

Be good at Verilog and VHDL coding and verification.

Be good at digital filter, frequency conversion, extraction, interpolation design, simulation and FPGA implementation

Be familiar with FPGA interface function and logic, high speed SERDES, parallel bus interfaces, serial bus interfaces.

Be good at English, reading, writing, speaking and listening.

Good sense of co-working with team members under CVS/ClearCase like source control environments is a plus.

Linux environment working capable is a plus; knowledge of script/Shell is a plus.

文思海輝是一家來自中國的全球性IT服務公司，擁有超強的數字化咨詢與行業解決方案實施能力，致力成為全球企業“最具價值的業務合作伙伴”。文思海輝堅持為全球客戶提供領先的數字化咨詢、體驗交互、技術實施與運營服務，并憑借在高科技、金融、制造等行業的深厚積累和豐富經驗，與128家《財富》500強企業建立了長期合作關系。
而這些，皆源于文思海輝26,300余名專業人才的協作與努力！你是否愿意加入我們，成為26300余名專業人才中、令人驕傲與艷羨的一員？
在文思海輝，工作從來都不是生活的阻力，更能為生活提供更多的助力；
在文思海輝，薪酬福利從來都不是赤裸裸的金錢關系，而更多的是對員工的激勵；
在文思海輝，你收獲的不僅僅是一份工作，更將收獲一個不一樣的自己，創造不一樣的未來；
在文思海輝，發展和職業機會從來都沒有終點，有的是無限可能；
在文思海輝，更有令人鼓舞的工作環境，追夢路上，彼此稱贊。
這是我們的員工價值主張，更是我們對每一位應聘者的期待與承諾。
加入我們，共同開啟全新未來。
了解更多文思海輝職位信息，請關注“文思海輝招聘”微信公號，歡迎在線投遞簡歷。
您的個人信息將嚴格按照我司個人信息保護政策進行保護并僅供招聘用途使用。